๋ฐ๊ฐ์ต๋๋ค. :>
์ค๋์ ๋ ผ๋ฆฌํ๋ก์ ์ค๊ณ๋ฅผ ํด๋ณด๊ณ ,
์๋ฎฌ๋ ์ด์ ์ ๋๋ ค๋ณผ ์ ์๋
Quartus II์ ๋ํด์ ์์๋ณด๋๋ก ํ๊ฒ ์ต๋๋ค.
์ฐ์ ์ ๊ฐ ๋ค๋๊ณ ์๋ ๋ํ์
"๊ณ ๊ธ์ปดํจํฐ๊ตฌ์กฐ" ๊ณผ๋ชฉ์์
Quartus II ํด์ ์ฌ์ฉํ๊ณ ์์ต๋๋ค.
๋ค์ํ ์์ ๋ฅผ ๋๋ ค๋ณด๋ฉฐ
ํด ์์(ํ๋ก์ ํธ ์์ฑ)๊ณผ ํจ๊ป ์๋ฌ์ฌํญ์ ํด๊ฒฐํ ๋ด์ฉ์ ๊ณต์ ํจ์ผ๋ก์จ
๋ ผ๋ฆฌํ๋ก์ ๋ํด ๋ชฐ๋๊ฑฐ๋,
ํด๋ก ํ์ฉํด๋ณด๊ณ ์ถ์๋ ๋ถ๋ค๊ป
๋์์ด ๋์์ผ๋ฉด ํ๋ ๋ฐ๋์ผ๋ก ์ ์ด๋ด ๋๋ค. :D
๋จผ์ , Quartus II (์ฟผํฐ์ค II)๋
์์ ์ด ์ง์ ๋ ผ๋ฆฌํ๋ก๋ฅผ ๊ทธ๋ฆฌ๊ฑฐ๋, ํ๋ก๊ทธ๋๋ฐ ํ ๋ด์ฉ์
์๋ฎฌ๋ ์ด์ ์ ๋๋ ค๋ณผ ์ ์๋ ํ๋ก๊ทธ๋จ์ ๋๋ค.
์ ๋ฌธ์ ์ธ ์ฉ์ด๋ก ํํํ์๋ฉด,
Quartus II๋
FPGA์ VHDL๋ก ํ๋ก๊ทธ๋๋ฐํ ์ ์๋ ํด
์์ง ์ดํด๊ฐ ์๊ฐ์์ฃ ?
์ด ๊ธ์ ๋ค ์ฝ์ ๋ ์ฏค์ด๋ฉด ์ดํด ๋์ค ๊ฒ๋๋ค!
๊ธฐ๋ํด๋ ์ข์์ (เธห∇ห)เธง
FPGA(Field Progrmmable Gate Array)
FPGA(Field Progrmmable Gate Array)?
: ์ค๊ณ ๊ฐ๋ฅ ๋ ผ๋ฆฌ ์์์ ํ๋ก๊ทธ๋๋ฐ์ด ๊ฐ๋ฅํ ๋ด๋ถ ํ๋ก๊ฐ ํฌํจ๋ ๋ฐ๋์ฒด ์์๋ก
์ค๊ณ ๊ฐ๋ฅ ๋ ผ๋ฆฌ ์์๋ AND, OR, XOR, NOT, ๋๋ ๋ ๋ณต์กํ ๋์ฝ๋๋ ๊ณ์ฐ๊ธฐ๋ฅ์ ์กฐํฉ ๊ธฐ๋ฅ๊ฐ์
๊ธฐ๋ณธ์ ์ธ ๋ ผ๋ฆฌ ๊ฒ์ดํธ์ ๊ธฐ๋ฅ์ ๋ณต์ ํ์ฌ ํ๋ก๊ทธ๋๋ฐํ ์ ์๋ค.
์ฆ,
์ฌ์ฉ์๊ฐ ๋ ผ๋ฆฌํ๋ก์ ํ๋ก๊ทธ๋๋ฐ์ ํ ์ ์๋
๋ด๋ถํ๋ก๊ฐ ํฌํจ๋ "๋ฐ๋์ฒด"์ ๋๋ค.
VHDL(VHSIC Hardware Description Language)
VHDL(VHSIC Hardware Description Language)?
: ๋์งํธ ํ๋ก ๋ฐ ํผํฉ ์ ํธ(mixed-signal, ์๋ ๋ก๊ทธ ์ ํธ ํฌํจ)๋ฅผ ํํํ๋ ํ๋์จ์ด ๊ธฐ์ ์ธ์ด์ด๋ค.
FPGA๋ ์ง์ ํ๋ก ๋ฑ์ ์ ์๊ณตํ ํ๋ก๋ฅผ ์ฒ๋ฆฌํ๋ ์ค๊ณ ์๋ํ์ ์ฌ์ฉํ๋ค.
์ฃผ๋ก ๋์งํธ ํ๋ก ์ค๊ณ์ ์ฌ์ฉ๋๋ค. ๊ธฐ์กด์ ์ฌ๋ณผ์ ์ํ ํ๋ก๋ ์์ฑ ๋์ ์ธ์ด์ ํํ๋ก ์ ์ํ๋ก์ ๊ธฐ๋ฅ์ ํํํ๋ค.
์ฆ,
๋ ผ๋ฆฌํ๋ก๋ฅผ ์ฝ๋๋ก ํํํ ์ ์๋
ํ๋ก๊ทธ๋๋ฐํ ์ "์ธ์ด"์ ๋๋ค.
Quartus II
์์ ๋ง์ ๋๋ฆฐ ๊ฒ ์ฒ๋ผ
๋ ผ๋ฆฌํ๋ก๋ฅผ ๊ทธ๋ฆฌ๊ฑฐ๋, ํ๋ก๊ทธ๋๋ฐ ํ ๋ด์ฉ์
์๋ฎฌ๋ ์ด์ ์ ๋๋ ค๋ณผ ์ ์๋ "ํด" ์ ๋๋ค.
.
.
.
๊ฐ ์ก์ผ์ จ๋์?
์ ๋ฆฌํ์๋ฉด!
Quartus II์
ํ๋ก๊ทธ๋๋ฐ์ด ๊ฐ๋ฅํ ๋ฐ๋์ฒด์ธ FPGA์
ํ๋ก๊ทธ๋๋ฐ ์ธ์ด์ธ VHDL๋ก
ํ๋ก๊ทธ๋๋ฐํ ์ ์๋ ํด !!
์ด์ Quartus II ์์์ธ
ํ๋ก์ ํธ ์์ฑ๋ถํฐ
๊ฐ๋จํ ์์ ๊น์ง
์ฒ์ฒํ ํจ๊ป ์์๋ณด๋๋ก ํฉ์๋ค. หแตห
๋ง์ ๋์ ๋์ จ๋ค๋ฉดโค์ ๊ตฌ๋ ๋ถํ๋๋ฆด๊ฒ์!
:)
์ถ์ฒ: ์ํค๋ฐฑ๊ณผ
๋๊ธ